为你的DCDC转化器挑选最佳转化频率

  正变得越来越受欢迎。而另一方面，因为处理器内核电压降至1V以下，使命周期缩短了，在更快频率下很难取得低电压，使得负载点电源的需求不断添加。

  许多电源IC供货商都在积极地推销声称能节省空间的更快的。一个能够以1MH在乃至2MHz的频率转化，这听起来好像很不错，可是在考虑电源体系的时分，不能光看到尺度和功率。下面咱们的视点来看几个比如，这几个比如都显现了转化频率更高时的长处和缺陷。

  咱们规划并构建了三种不同电源来展现高速转化频率的利害。这三种电源的输入电压都是5V，输出电压都是1.8V，输出电流3A。这是DSP、ASIC和FPGA等功能处理器的通用要求。为了约束滤波器规划和功能，答应的波纹电压设在20mV，大约是输出电压的1%;峰至峰感应器电流设为1A。

  咱们来比照一下这三种频率分别为的350, 700和1600 kHz的电源的利害。三种计划都运用频率1.6 MHz、低电压、带MOSFET的TPS54317型3 A同步降压DC/DC转化器作为调压器。

  TPS54317产自德州仪器，具有可编程频率和外置补偿，专门用于高密度处理器电源负载点使用。

  等式2中假定运用了一个有可疏忽串联电阻的电容器-陶瓷电容器便是如此。因为它的低电阻和小尺度，三种计划都选用了陶瓷电容器。上面等式2中2的乘数是随DC偏置呈现的电容降，因为这一影响没有算在大多数陶瓷电容器的数据表内。

  在暗示图中没有数值的元件便是在各个计划中被更改的元件。输出滤波器由L1和C2组成。三种计划中所有这些元件的数值都在表格1中列出，并依据上面等式成果来挑选。

  有必要留意，随频率的添加，每个感应器的DC电阻会减小。这是因为圈数越少所需的铜线长度就越小。差错放大器补偿元件则依据每个转化频率而独自规划。本文暂不评论怎么正确的挑选补偿数值。

  数字转化器-数字转化器集成电路(IC)在最小可操控发动时刻上有限值，即脉宽调制(PWM)电路可取得的最窄脉宽。在降压转化器中，场效应晶体管(FET)在一个转化周期内处于敞开状况的时刻比成为使命周期，等于输出电压和输入电压之比。

  上面比如中的TPS54317型转化器使命周期为0.36 (1.8V/5.0V)，最小发动时刻为数据表中所示的150ns(最大值)。可操控脉宽的约束发生了可取得的最小使命周期，依据等式3能够很简单算出来。一旦知道了最小使命周期，就能够计算出最低可获取输出电压，如等式4和表格2中所示。最低输出电压也遭到转化器参阅电压约束，TPS54317的最低输出电压为0.9V。

  最低输出电压=输入电压x 最小使命周期(受TPS54317参阅电压约束)

  此处能够在1.6MHz转化频率的情况下发生1.8V的输出电压。可是，即使频率是3MH在，最或许低的输出电压也会被约束在2.3V。还有个办法便是下降输入电压或许下降频率。在挑选转化频率之前，最好检查一下DC/DC转化器数据表，以保证一个最小可操控发动时刻。

  假如DC/DC转化器不能以足够快的速度消除栅极脉冲以坚持所需的使命周期，就会发生脉冲跳动。电源会试着调理输出电压，可是波纹电压会跟着脉冲的进一步别离而增大。因为脉冲跳动的原因，输出波纹会显现出分谐波成分，由此或许会发生噪音。而因为IC或许不会对一个大的电流尖峰作出反应，也有必定的或许电流约束电路不能持续正常作业。有时因为操控器没有正常作业，操控回路或许也会不稳定。最小可操控发动时刻是一个很重要的要素，因而最好要核对DC/DC转化器数据表中的标准，以承认取得最好的频率和最小发动时刻组合。